高品質DesignWare接口和基礎IP提供領先的功耗、性能和面積
- DesignWare 接口PHY IP包括112G/56G Ethernet、Die-to-Die、PCIe 5.0、CXL、CCIX和內存接口IP，能夠支持最高速率
- 高性能內存接口IP包括DDR5、LPDDR5和HBM2/2E的解決方案，提供最大的內存帶寬和帶寬效率
- 寬并行總線技術為112G USR/XSR連接和高帶寬互聯的Die-to-Die PHY提供非常低延遲的可靠鏈接
- 優化的基礎IP，如logic libraries、multi-port memory compilers和TCAM提供最大性能和低功耗
新思科技（Synopsys, Inc.，納斯達克股票代碼：SNPS）今天宣布推出基于TSMC 5奈米制程的業界最廣泛的高品質IP組合， 用于高性能計算片上系統（SoC）的開發。基于臺積公司制程技術的DesignWare?IP核組合，包括最廣泛使用的高速協議接口IP和基礎IP，用于加速高端云計算、AI加速器、網絡和存儲應用的片上系統開發。新思科技市場領先的DesignWare IP核和臺積公司5奈米制程的結合，使設計人員能夠滿足設計性能、功耗和面積要求，同時降低集成風險。
臺積公司設計基礎架構行銷事業部資深經理Suk Lee表示：“我們與新思科技的長期合作為雙方共同的客戶帶來基于臺積公司最先進制程技術的DesignWare IP核，令客戶能夠在包括高性能計算在內的廣泛市場應用上，實現一次性流片成功。新思科技采用臺積公司先進制程技術的DesignWare IP，幫助設計人員迅速將必要的功能融入設計，同時受益于我們最先進的5奈米制程技術的顯著功耗和性能提升。”
新思科技IP核營銷與戰略高級副總裁John Koeter表示：“近二十年來，新思科技一直為臺積公司每一代工藝技術提供高品質DesignWare IP，具有無與倫比的功耗、性能和面積優勢。通過在臺積公司5奈米工藝技術上提供業界最廣泛的接口和基礎IP組合，新思科技正在幫助我們的共同客戶加快發展，迎接高性能計算片上系統的新時代。”
上市和資源
針對高性能計算片上系統的臺積公司5奈米工藝技術的DesignWare Interface和foundationIP，計劃在2020年第二季度末發布。查詢詳情，請訪問
- DesignWare Interface Controller和PHY IP網頁
- DesignWare Foundation IP網頁
DesignWare IP核簡介
新思科技是面向芯片設計提供高質量、硅驗證IP核解決方案的領先供應商。DesignWare IP核組合包括邏輯庫、嵌入式存儲器、嵌入式測試、模擬IP、有線和無線接口IP、安全IP、嵌入式處理器和子系統。為了加速原型設計、軟件開發以及將IP集成到芯片，新思科技IP Accelerated計劃提供IP原型設計套件、IP軟件開發套件和IP子系統。新思科技對IP品控的大量投入、全面的技術支持以及強大的IP開發方法使設計人員能夠降低整合風險，并加快上市時間。垂詢DesignWare IP核詳情，請訪問https://www.synopsys.com/designware-ip.html。
新思科技簡介
新思科技（Synopsys, Inc.，納斯達克股票代碼：SNPS）是眾多創新型公司的 Silicon to Software?（“芯片到軟件”）合作伙伴，這些公司致力于開發我們日常所依賴的電子產品和軟件應用。作為全球第15大軟件公司，新思科技長期以來一直是電子設計自動化(EDA)和半導體IP領域的全球領導者，并且在軟件安全和質量解決方案方面也發揮著越來越大的領導作用。無論您是創建高級半導體的片上系統(SoC)設計人員，還是編寫需要最高安全性和質量的應用程序的軟件開發人員，新思科技都能夠提供您所需要的解決方案，幫助您推出創新性的、高質量的、安全的產品。有關更多信息，請訪問www.synopsys.com。
