天眼查顯示，芯聯(lián)集成電路制造股份有限公司近日取得一項(xiàng)名為“半導(dǎo)體器件的制備方法及半導(dǎo)體器件”的專利，授權(quán)公告號(hào)為CN118073206B，授權(quán)公告日為2024年7月23日，申請(qǐng)日為2024年4月22日。 

本申請(qǐng)實(shí)施例涉及一種半導(dǎo)體器件的制備方法及半導(dǎo)體器件，屬于半導(dǎo)體技術(shù)領(lǐng)域。半導(dǎo)體器件的制備方法包括：提供半導(dǎo)體材料層，半導(dǎo)體材料層中包括第一器件區(qū)，第一器件區(qū)中包括漂移區(qū)和體區(qū)；在部分漂移區(qū)的表面形成場(chǎng)氧化層；形成從場(chǎng)氧化層的表面延伸至漂移區(qū)的內(nèi)部的至少一個(gè)第一溝槽；形成覆蓋第一溝槽的內(nèi)壁的第一介質(zhì)層；在部分體區(qū)的表面形成柵介質(zhì)層；形成填充于第一溝槽并延伸至部分場(chǎng)氧化層和柵介質(zhì)層的表面的導(dǎo)電層；其中，位于第一溝槽中的導(dǎo)電層構(gòu)成第一場(chǎng)板；位于第一場(chǎng)板和場(chǎng)氧化層的表面的導(dǎo)電層構(gòu)成第二場(chǎng)板；位于柵介質(zhì)層的表面的導(dǎo)電層構(gòu)成柵電極層。如此，在有效提升器件擊穿電壓的同時(shí)使得器件的制備工藝較為簡(jiǎn)化。