傳統(tǒng)集成電路技術(shù)使用平面展開的電子型和空穴型晶體管形成互補(bǔ)結(jié)構(gòu)，從而獲得高性能計(jì)算能力。其密度的提高主要通過縮小單元晶體管的尺寸來實(shí)現(xiàn)。例如7nm節(jié)點(diǎn)以下業(yè)界使用極紫外光刻技術(shù)實(shí)現(xiàn)高精度尺寸微縮。由于極紫外光刻設(shè)備復(fù)雜且對(duì)我國形成了高度的技術(shù)壟斷與封鎖，在現(xiàn)有技術(shù)節(jié)點(diǎn)下能夠大幅提升集成密度的三維疊層互補(bǔ)晶體管(CFET) 技術(shù)對(duì)我國重要意義凸顯。美國Intel公司和歐洲微電子研究中心(IMEC)對(duì)于全硅基CFET的研究投入極大。然而，全硅基CFET的工藝復(fù)雜度高且性能在復(fù)雜工藝環(huán)境下退化嚴(yán)重。因此，研發(fā)與我國主流技術(shù)高度兼容的CFET器件與集成，對(duì)于我國自主發(fā)展新型集成電路技術(shù)具有重要意義。

針對(duì)這一關(guān)鍵難題，復(fù)旦大學(xué)微電子學(xué)院的周鵬教授，包文中研究員及信息科學(xué)與工程學(xué)院的萬景研究員，創(chuàng)新地提出了硅基二維異質(zhì)集成疊層晶體管技術(shù)。該技術(shù)利用成熟的后端工藝將新型二維材料集成在硅基芯片上，并利用兩者高度匹配的物理特性，成功實(shí)現(xiàn)4英寸大規(guī)模三維異質(zhì)集成互補(bǔ)場效應(yīng)晶體管。該技術(shù)在相同的工藝節(jié)點(diǎn)下將集成電路的集成密度翻倍，并獲得了優(yōu)越的器件性能。相關(guān)成果以《硅和二硫化鉬異質(zhì)互補(bǔ)場效應(yīng)晶體管》（Heterogeneous Complementary Field-effect Transistors based on Silicon and Molybdenum Disulfide）為題于北京時(shí)間2022年12月08日發(fā)表于國際頂尖期刊《自然電子學(xué)》（Nature Electronics）（論文鏈接請(qǐng)點(diǎn)擊文末“閱讀原文”）。

圖：硅基二維疊層晶體管的概念、晶圓級(jí)制造與器件結(jié)構(gòu)

復(fù)旦大學(xué)研究團(tuán)隊(duì)將新型二維原子晶體引入傳統(tǒng)的硅基芯片制造流程，實(shí)現(xiàn)了晶圓級(jí)異質(zhì)CFET技術(shù)。相比于硅材料，二維原子晶體的原子層精度使其在小尺寸器件中具有優(yōu)越的短溝道控制能力。利用硅基集成電路的標(biāo)準(zhǔn)后端工藝，將二硫化鉬(MoS2)三維堆疊在傳統(tǒng)的硅基芯片上，形成p型硅-n型二硫化鉬的異質(zhì)CFET結(jié)構(gòu)。二硫化鉬的低溫工藝與當(dāng)前硅基集成電路的后端工藝流程高度兼容，大幅降低了工藝難度且避免了器件的退化。此外，兩者的載流子遷移率接近，器件性能高度匹配，使異質(zhì)CFET的性能優(yōu)于傳統(tǒng)硅基及其他材料。其反相器增益在3V供電時(shí)高達(dá)142.3 V/V ，在超低壓供電0.1V時(shí)其增益達(dá)1.2 V/V且功耗低至64pW。團(tuán)隊(duì)還驗(yàn)證了該新型器件在 “全在一”光電探測及氣體傳感中的應(yīng)用。

目前，基于工業(yè)化產(chǎn)線的更大尺寸晶圓級(jí)異質(zhì)CFET技術(shù)正在研發(fā)中。該技術(shù)未來將進(jìn)一步提升芯片的集成密度，滿足高密度處理器，存儲(chǔ)器及人工智能等應(yīng)用的發(fā)展需求，并助力我國打破國外在大規(guī)模集成電路領(lǐng)域的技術(shù)封鎖。

工作得到了科技部重點(diǎn)研發(fā)計(jì)劃、上海市探索者計(jì)劃等項(xiàng)目的資助，以及教育部創(chuàng)新平臺(tái)和專用集成電路與系統(tǒng)國家重點(diǎn)實(shí)驗(yàn)室的支持。