近日，第68屆IEEE國際電子器件年會(huì)(International Electron Devices Meeting，IEDM)在美國舊金山舉行。東南大學(xué)劉斯揚(yáng)、孫偉鋒教授課題組的兩項(xiàng)研究成果在此次會(huì)議上發(fā)表，是東南大學(xué)作為第一單位首次在IEDM會(huì)議上發(fā)表研究成果。

第一項(xiàng)成果題為“41% Reduction In Power Stage Area On Silicon-On-Insulator Bipolar-CMOS-DMOS-IGBT Platform With Newly Developed Multiple Deep-Oxide Trench Technology”，東南大學(xué)副研究員張龍、博士生馬杰為論文共同第一作者。報(bào)道了一種具有多深度氧化溝槽（MDOT）的SOI基Bipolar-CMOS-DMOS-IGBT技術(shù)（圖1），集成了550V高壓LIGBT、LDMOS、FWD及中低壓CMOS、BJT等器件，實(shí)現(xiàn)了高低壓隔離、高壓互連線屏蔽以及器件漂移區(qū)的大幅縮短。采用MDOT技術(shù)能夠?qū)纹芍悄芄β市酒械墓β始?jí)面積縮小約41%。

圖1 采用MDOT技術(shù)的BCDI工藝平臺(tái)示意圖

第二項(xiàng)成果題為“Hybrid Gate p-GaN Power HEMTs Technology for Enhanced Vth Stability”，東南大學(xué)博士生張弛為論文第一作者。報(bào)道了一種提高第三代功率半導(dǎo)體p-GaN HEMT器件閾值電壓穩(wěn)定性的技術(shù)——p-GaN柵極混合接觸勢壘技術(shù)（圖2），利用勢壘較低的局部歐姆接觸形成的“電荷泄放”路徑，有效抑制了傳統(tǒng)p-GaN HEMT中存在的“電荷存儲(chǔ)”效應(yīng)，在維持器件低柵漏電特性的前提下增強(qiáng)了器件閾值穩(wěn)定性。該技術(shù)使得器件在200V、400V反偏應(yīng)力下閾值電壓漂移量分別為0.07V與0.09V；在重復(fù)非鉗位感性負(fù)載應(yīng)力沖擊下，閾值電壓漂移量僅為0.03V。

圖2 (a)柵極混合接觸勢壘p-GaN HEMT器件結(jié)構(gòu)（b）混合接觸勢壘柵結(jié)構(gòu)SEM圖（c）400V反偏應(yīng)力下器件閾值電壓漂移量對(duì)比

據(jù)悉，IEDM始于1955年，是全球報(bào)道電子器件最新設(shè)計(jì)、制造、物理及建模的頂級(jí)會(huì)議，在學(xué)術(shù)界及產(chǎn)業(yè)界享有崇高的學(xué)術(shù)地位和影響力。

（來源：東南大學(xué)）