近日，被業(yè)界譽(yù)為“芯片設(shè)計(jì)國(guó)際奧林匹克”的第70屆國(guó)際固態(tài)電路大會(huì)（ISSCC 2023）在美國(guó)舊金山舉行，東大電子科學(xué)與工程學(xué)院/集成電路學(xué)院的師生赴美參加此次盛會(huì)三項(xiàng)重大研究成果入選。

此次會(huì)議是自2020年以來(lái)首次全線下模式召開，來(lái)自30多個(gè)國(guó)家的3000多名研究人員參會(huì)，分享該領(lǐng)域的最新技術(shù)。約有200項(xiàng)芯片實(shí)測(cè)成果入選，約45%的芯片成果來(lái)自于英特爾、三星、臺(tái)積電、AMD、英偉達(dá)、高通、博通、ADI、TI、聯(lián)發(fā)科等國(guó)際芯片巨頭公司，其余芯片成果來(lái)自于高校和科研院所。

東南大學(xué)電子科學(xué)與工程學(xué)院/集成電路學(xué)院的師生赴美參加此次盛會(huì)，國(guó)家ASIC工程中心楊軍教授、司鑫副研究員和蔡浩副教授課題組，在存儲(chǔ)器領(lǐng)域的Session 7和Session 33報(bào)告了三項(xiàng)存內(nèi)計(jì)算芯片研究成果，是本屆ISSCC在存儲(chǔ)器-存內(nèi)計(jì)算領(lǐng)域報(bào)道數(shù)量最多的單位之一。同時(shí)，東南大學(xué)作為IEEE固態(tài)電路南京分會(huì)主席單位，派出代表參與本年度IEEE固態(tài)電路協(xié)會(huì)主席論壇。

浮點(diǎn)存內(nèi)計(jì)算芯片

面向高精度AI運(yùn)算場(chǎng)景，針對(duì)整型神經(jīng)網(wǎng)絡(luò)在復(fù)雜任務(wù)下性能大幅下降的問(wèn)題，東南大學(xué)團(tuán)隊(duì)提出一套基于共享指數(shù)的浮點(diǎn)存算架構(gòu)，通過(guò)片外權(quán)重指數(shù)域?qū)χ福现笖?shù)相加對(duì)指，全局浮點(diǎn)局部定點(diǎn)的方式，實(shí)現(xiàn)浮點(diǎn)運(yùn)算。同時(shí)設(shè)計(jì)了一套高位全精度、低位近似的數(shù)字運(yùn)算架構(gòu)，以分離字線方式實(shí)現(xiàn)了數(shù)字域的高能效運(yùn)算。通過(guò)對(duì)數(shù)字域存算的加法樹結(jié)構(gòu)進(jìn)行分解，權(quán)重、特征值、通道三段加法樹的重組實(shí)現(xiàn)計(jì)算效率的提升。

該工作以《A 28-nm 64-kb 31.6-TFLOPS/W Digital-Domain Floating-Point-Computing-Unit and Double-Bit 6T-SRAM Computing-in-Memory Macro for Floating-Point CNNs》為題，文章第一作者為東南大學(xué)集成電路學(xué)院博士生郭安。

邊緣端網(wǎng)絡(luò)存內(nèi)計(jì)算芯片

面向Edge端神經(jīng)網(wǎng)路的加速任務(wù)，傳統(tǒng)的存內(nèi)計(jì)算設(shè)計(jì)面臨諸多問(wèn)題和挑戰(zhàn)，主要包括短累加致能效下降、陣列利用率低，數(shù)據(jù)更新成本高和計(jì)算-讀出訪問(wèn)時(shí)間過(guò)長(zhǎng)等。東南大學(xué)團(tuán)隊(duì)提出一種用于Edge端神經(jīng)網(wǎng)絡(luò)加速的存內(nèi)計(jì)算芯片設(shè)計(jì)。架構(gòu)層面，首次提出一種靈活可配置的存算一體陣列，支持兩種數(shù)據(jù)映射方式，在提高陣列利用率的同時(shí)可極大降低數(shù)據(jù)更新成本。

該工作以《A 28-nm Horizontal-Weight-Shift and Vertical-Feature-Shift based Separate-WL 6T-SRAM Computation-in-Memory Unit-Macro for Edge Depthwise Neural-Networks》為題，文章第一作者為東南大學(xué)集成電路學(xué)院的博士生王博。

自旋轉(zhuǎn)移力矩磁隨機(jī)存儲(chǔ)器(STT-MRAM)存內(nèi)計(jì)算芯片

該工作面向資源受限的邊緣人工智能設(shè)備，解決了新型非易失磁存儲(chǔ)器STT-MRAM存算電路自下而上設(shè)計(jì)中的挑戰(zhàn)。東南大學(xué)團(tuán)隊(duì)研制了一款28nm 2Mb的高能效STT-MRAM存內(nèi)計(jì)算芯片，在1-bit輸入/1-bit權(quán)重/9次累加/5-bit輸出的情況下，實(shí)現(xiàn)了高達(dá)41.5 TOPS/W的峰值能效，以及96.2%（MNIST數(shù)據(jù)集）的網(wǎng)絡(luò)推理精度，是中國(guó)大陸首篇在ISSCC上發(fā)表的MRAM存儲(chǔ)與存算工作。

該工作以《A 28nm 2Mb STT-MRAM Computing-in-Memory Macro with a Refined Bit-Cell and 22.4 – 41.5 TOPS/W for AI Inference》為題，文章第一作者為東南大學(xué)集成電路學(xué)院蔡浩副教授。

據(jù)悉，ISSCC是由電氣與電子工程協(xié)會(huì)（IEEE）固態(tài)電路學(xué)會(huì)贊助發(fā)起的半導(dǎo)體集成電路設(shè)計(jì)領(lǐng)域的學(xué)術(shù)會(huì)議，該會(huì)議于1954年首次舉辦，是該領(lǐng)域規(guī)模最大、最著名的國(guó)際會(huì)議。歷史上入選ISSCC的成果代表著當(dāng)年度全球領(lǐng)先水平，展現(xiàn)出芯片技術(shù)和產(chǎn)業(yè)的發(fā)展趨勢(shì)，多項(xiàng)“芯片領(lǐng)域里程碑式發(fā)明”在ISSCC首次披露，如世界上第一個(gè)集成模擬放大器芯片（1968年）、第一個(gè)8位微處理器芯片（1974年）和32位微處理器芯片（1981年）、第一個(gè)1Gb內(nèi)存DRAM芯片（1995年）、第一個(gè)多核處理器芯片（2005年）等。

(來(lái)源：東南大學(xué))